


7.6. ČÍTAČE

Mnohá logická rozhodnutí jsou založena na vyhodnocení počtu opakujících se jevů. Takovými jevy jsou např. rychlost otáčení nebo cykly stroje, kroky posuvu atd. Opakující se jevy je možné indikovat různými snímači. Každé opakování jevu tak může být vyjádřeno el. impulsem. Počet opakování pak odpovídá počtu el. impulsů. Informace o počtu impulsů přitom musí být k dispozici v takové formě, jakou je možno dále zpracovávat log. obvody. Tuto úlohu řeší **čítače**. Čítač je obecně zařízení, které v nějakém kódu počítá el. impulsy přivedené na čítač. Stav čítače, který odpovídá žádanému počtu impulsů je pak možné dekodovat kombinačními obvody. Výsledkem může být např. povel k realizaci následné operace - **zastavení čítače, vynulování obsahu čítače a opětné čítání do přednastavené hodnoty apod.**

Čítače čítají buď směrem nahoru (po každém hodinovém cyklu se číselná hodnota výstupu zvětší o 1 a po dosažení maxima **čítač přeteče** – čítání pak začíná znovu od minima) nebo směrem dolů (po každém hodinovém cyklu se číselná hodnota sníží o 1 a po dosažení minima **čítač podteče** – čítání začíná znovu od maxima).

Binární čítač čítá ve standardním binárním kódu a jeho základem je klopný obvod **J-K** (MH7472) nebo klopný obvod **D** (MH7474). Předem je nutno říct, že bude-li na vstupech **J-K** úroveň **H**, bude se stav klopného obvodu měnit s každou tylovou hranou vstupního (hodinového) signálu (viz obr.42). Toto vyplývá z pravdivostní tabulky klopného obvodu **J-K** (takový obvod se chová jako klopný obvod T a dochází k dělení vstupního hodinového signálu).



Obr.42: průběhy signálů na obvodu 7472

ASYNCHRONNÍ ČÍTAČE

Vyznačují se tím, že **změna stavu následujících KO je podmíněná změnou předcházejících KO, nebo jinak : v asynchronním čítači postupuje informace od nejméně významného bitu k bitům významnějším.**

Každý KO produkuje impulsy o kmitočtu, který je polovinou kmitočtu impulsů přiváděných na vstup celého obvodu, dělí jej první KO dvěma (po dekódování jsou na displeji číslice 0,1), druhý čtyřmi (po dekódování jsou na displeji číslice 0,1,2,3), třetí osmi (po dekódování jsou na displeji číslice 0,1...7), a čtvrtý šestnácti (po dekódování jsou na displeji číslice 0,1...15). Čítač se tedy uplatňuje také jako **dělič kmitočtu**.

Je možno namítnout, že čítat pouze do patnácti není zrovna mnoho. V praxi takto jednoduché čítače příliš často nenalezneme. Zařazováním dalších obvodů se čítače rozšiřují do libovolné délky.

Obsahuje-li celkové zapojení 10 klopných obvodů, čítá do tisíce, 14 klopných obvodů čítá do 10000 a s dvaceti klopnými obvody zvládneme čítat do milionu.

Zastavíme jej tím, že znemožníme prvnímu klopnému obvodu změnu stavu – tj. uvedeme vstupy **J-K** prvního KO na úroveň **L** (vyplývá to z tabulky klopného obvodu J-K). Činnost čítače je možno obnovit vynulováním čítače impulsem úrovně **L**, přivedeným na vstup "nulování".

Jinou následnou operací může být zkrácení početního cyklu čítače. Znamená to, že čítač nevyčerpá své plné početní pořadí. Po dosažení určitého čísla se vynuluje a počítá automaticky znovu do tohoto čísla. Pro zkrácení početního cyklu čítače můžeme použít vstup "nulování" - \bar{R} .

Další variantou dvojkového čítače je **dvojkový čítač vzad (dolů)**. U tohoto čítače jsou hod. vstupy **C** klopného obvodu spojeny s výstupy \bar{Q} předchozích obvodů.

Změna asynchronního dvojkového čítače vpřed v čítač vzad spočívá jen v přepojení hod. vstupů druhého až čtvrtého klopného obvodu z výstupu Q na výstup \overline{Q} .

7.6.2. INTEGROVANÉ ČÍTAČE

Čítače jsou jedním z nejpoužívanějších funkčních bloků v zařízeních číslicové techniky. Byly proto jedněmi z prvních složitějších sestav logických obvodů, které byly integrovány.

Integrovaný čítač MH7493

je asynchronní dvojkový čítač vpřed. Skládá se ze čtyř dvojitých KO typu **J-K** řízených tylem hod. impulsu. Jsou uspořádány tak, že vnějším propojením svorek obvodu umožňují určitou variabilitu čítače. První KO má vyvedený hodinový vstup a výstup, je tedy samostatný. Další tři obvodu jsou spojeny jako dvojkový čítač o třech bitech. Všechny KO jsou opatřeny asynchronním vstupem "nulování". Vstupy jsou spojeny a řízeny dvojevstupovým logickým členem NAND. Je-li alespoň na jednom z jeho vstupů úroveň **L**, pracují KO normálně. Jsou-li na obou vstupech členů úroveň **H**, vynulují se všechny KO, tj. jejich výstupy Q přejdou na úroveň **L**.

S použitím tohoto log. členu je možno zkracovat početní pořadí čítače. Variabilita uvedeného obvodu dovoluje několik základních aplikací:


a) Dvojkový čítač o čtyřech bitech. Pro tuto funkci se vstupní signál přivede na vstup **A**. Výstup **A** se spojí se vstupem **B**. Informace o stavu čítače se odebírají na výstupech **A,B,C,D**, přičemž výstup **A** odpovídá bitu 2^0 .

b) Dvojkový čítač o třech bitech. Vstupní signál se přivádí na vstup **B**. Informace o stavu čítače se odebírají na výstupech **B,C,D**, přičemž výstup **B** odpovídá bitu 2^0 .

c) Dvojkový čítač se zkráceným početním pořadím. Pro tuto funkci využíváme log. členu NAND uvnitř obvodu. Pokud má dvojkové číslo, kterým chceme ukončit početní cyklus, více než dvě jednotky (kde nepostačí počet vstupů vnitřního log. členu), je nutno použít vnější log. člen.

S použitím vnitřního členu lze realizovat čítače s dělicím poměrem 2,3,4,5,6,8,9,10,12. Jiné dělicí poměry realizujeme s vnějším členem. Několik příkladů je na obr. 52.

Čítač je možno rozšířit tak, že dva nebo více čítačů řadíme do kaskády. Výstup **D** jednoho čítače přitom spojíme se vstupem **A** čítače následujícího. Čítač lze rozšířit i klopným obvodem. Je však nutno použít obvod **J-K**.




Obr.50: Zapojení obvodu MH7493: (jeho schematický znak a vývody pouzdra)


Je samozřejmé, že má-li čítač čítat od začátku, musí se vždy napřed vynulovat. Ukažme si způsob, jak se k tomuto účelu využívá nulovacích vstupů. Na obr.51 je dvojitá zapojení čítače s modulem 6.

Všimněte si propojení nulovacích vstupů s výstupy **B** a **C**. Až do stavu dekadicky 5 se propojení neuplatní, čítání probíhá normálně. S následující sestupnou hranou by se výstupy **B** a **C** dostaly do stavu **H**, což odpovídá desítkové šestce. Jenže právě nyní přicházejí ke slovu nulovací vstupy, když se oba dostaly na úroveň **H**. Okamžitě nulují čítač, takže po čísle 5 následuje opět číslo 0.

Úplně stejnou funkci vykonává čítač v pravé části obr. Od předchozího se liší tím, že je vynechán první klopný obvod v čítači 7493. Zbylé tři zastávají stejnou funkci jako v sousedním zapojení. Rozdíl je v tom, že je nutno vstupní signál přivést na vstup **B**.




Obr.51 : Dvě různá zapojení čítače modulo6 s použitím obvodu 7493.



Obr.52: Asynchronní dělič dvanácti, třinácti a osmi

Integrovaný čítač MH7490 je desítkový čítač vpřed v kódu BCD. Jeho skladba je podobná jako u čítače předchozího. Početní pořadí je zkráceno na deset stavů. Zapojení je na obr. 53. Uspořádání vývodů umožňuje značnou variabilitu použití. První KO je vyveden samostatně. Další tři KO jsou spojeny tak, že realizují pětkový čítač. Všechny KO jsou opatřeny asynchronními vstupy "nulování", které jsou spojeny paralelně a řízeny dvojevstupovým členem NAND [vstupy $R_{0(1)}$ a $R_{0(2)}$]. Klopné obvody jsou kromě toho opatřeny dalšími asynchronními vstupy, které prostřednictvím jiného členu NAND se dvěma vstupy dovolují nastavit čítač na číslo $(1001)_2$. Vstupy jsou označeny $R_{9(1)}$ a $R_{9(2)}$.

Obr. 53: Integrovaný obvod MH7490: (jeho schematický znak a vývody pouzdra)



Tento stav čítače nastane, pŕivedeme-li na oba vstupy členu impuls o úrovni **H**. Variabilita obvodu dovoluje opĕt nĕkolik základnĕch aplikací:


a) Desĕtkovŕ čítaĕ. Vstupnĕ signál se pŕivede na vstup **A**, vŕstup **A** (ĕi **QA**) se spoĕjĕ se vstupem **BD**. Informace o stavu čítaĕe se odebĕrÁ z vŕstupŕ **A, B, C, D**.

b) Symetrickŕ děliĕ deseti. Vstupnĕ signál se pŕivádĕ na vstup **BD**. Vŕstup **D** (ĕi **QD**) se spoĕjĕ se vstupem **A**. Z vŕstupu **A** (ĕi **QA**) se pak odebĕrÁ signál o kmitoĕtu dělenĕm deseti. Klopné obvody **B,C,D** zde pracujĕ jako pĕtkovŕ čítaĕ, děliĕ pĕti, obvod **A** je děliĕem dvĕma.


c) pĕtkovŕ čítaĕ - děliĕ pĕti. Vstupnĕ signál se pŕivádĕ na vstup **BD**. Z vŕstupu **D** se odebĕrÁ signál s kmitoĕtem dělenĕm pĕti. Klopnyĕ obvod **A** mŕže bŕt pouĕit samostatnĕ, nevádĕ-li společnĕ asynchronnĕ vstupy.

d) Čítaĕ - děliĕ se zkrácenĕm poĕetnĕho cyklu. Pŕi této aplikaci se postupuje obdobnĕ, jako u pŕedešleho čítaĕe. S pouĕitĕm vnitřnĕho log. členu NAND je moĕno realizovat modifikace čítaĕe s děliĕcĕmi pomĕry 2, 3, 4, 5, 6, 8, 9.

Čítaĕe je moĕno řadit do kaskád napŕ. tak, ŕe vŕstup **D** jednoho čítaĕe spoĕjĕme se vstupem **A** nÁsledujĕcĕho čítaĕe. Obdobnĕ lze sestavovat kaskÁdy obvodŕ se zkrácenĕm poĕetnĕm cyklem. Na obr. 54 je ukÁzán děliĕ s pomĕrem **44**. V obou čítaĕech se detekuje pŕĕtomoŕnost ĕĕslo **4**. Vyskytne-li se tento stav u obou čítaĕŕ souĕasnĕ, oba čítaĕe se vynulujĕ. Na obr. 55 je ukÁzán podobnĕ řešenŕ děliĕ s děliĕcĕm pomĕrem **73**.



Obr. 54: Asynchronnĕ děliĕ ĕtyřiceti ĕtyřmi




Obr. 55: Asynchronnĕ děliĕ sedmdesÁti tŕemi

SYNCHRONNÍ ČÍTAČE

Čítač lze taky sestavit tak, že se stav všech klopných obvodů, které přísluší určitému číslu početního pořadí čítače mění současně. Aby však bylo dosaženo změny stavu jednotlivých klopných obvodů jen tehdy, kdy je to žádoucí, (v souladu s početním pořadím čítače), musí být některé změny stavu blokovány (k tomu se použijí kombinační logické členy).

Integrovaný čítač MH74193


je dvojkový *synchrónní obousměrný čítač*. Je sestaven ze čtyř dvojitých KO a z kombinační sítě log. členů pro řízení synchronní činnosti a chodu čítače. Obvod je opatřen dvěma hod. vstupy, z nichž jeden slouží pro chod *vpřed*, druhý pro chod *vzad*. Uplatňuje se vždy ten vstup, na který jsou přiváděny impulsy, zatímco na druhém je úroveň log. *H*. Oba vstupy jsou vedeny přes invertory, takže stav KO se mění s *čelem* hod. impulsů.



Obr. 57: Schematický znak obvodů MH74193 a MH74192

Integrovaný čítač MH74192


je variantou předchozího obvodu. Je to *synchrónní desítkový obousměrný čítač*. Jeho další vlastnosti jsou tytéž jako u obvodu předchozího. Schématická značka se zapojením vývodů je na obr. 56.



Obr. 58: příklad čítače vpřed z obvodů MH74192 čítajícího od čísla 17 do 32


7.7. MONOSTABILNÍ KLOPNÉ OBVODY

Existuje celá řada typů a druhů monostabilních KO. Podle uspořádání lze těmito obvody prodlužovat dobu trvání vstupního (spoušťového) impulsu, zkracovat délku impulsu, převádět impuls neurčitého tvaru na tvar pravoúhlý apod. Pro vytváření velmi krátkých impulsů můžeme využít doby zpoždění průchodu signálu logickými členy. Příklad je na obr. 57.



Obr. 59: Obvod pro vytváření krátkých impulsů.


Spoušťový impuls se vede na jeden vstup log. členu NAND přímo, na druhý vstup přes lichý počet invertorů. Ve stabilním stavu je na vstupu úroveň *L*, takže výstup je na úrovni *H*. Přivedeme-li na vstup úroveň *H*, přejde výstup působením vstupu *A* na úroveň *L*. Po době, která je součtem dob zpoždění průchodu signálu v sérii řazených invertorů, dojde na vstup *B* členu NAND úroveň *L*. Výstup tedy přejde opět na úroveň *H*. K vytváření delších impulsů se hodí monostabilní obvody s časováním pomocí členů **RC**. Jedna z možností je uvedena na obr. 58.



Obr. 60: Monostabilní klopný obvod s RC členem

7.8. ASTABILNÍ KLOPNÉ OBVODY

Astabilní klopné obvody vytvářejí pravoúhlé impulsy o definované délce, které se opakují s určitým kmitočtem. Hodí se obecně jako generátory impulsů pro číslicovou techniku nebo i k jiným účelům. S integrovanými obvody TTL lze realizovat řadu různých zapojení astabilních obvodů. Velmi jednoduchý obvod sestavený ze dvou invertorů je na obr. 59. Předpokládejme, že na počátku došlo k změně stavu výstupu členu *A* z úrovně *H* na *L* a ke změně stavu výstupu členu *B* z úrovně *L* na *H*. Kondenzátor *C1* se z výstupu členu *B* nabíjí přes odpor *R1*. Jeho nabíjecí proud udržuje na vstupu členu *B* úroveň *L* po dobu asi $2RC$. Poté se napětí na vstupu členu *B* zvětší nad 1,4 V a změní se stav výstupu členu *B*. Výstup členu *B* přejde na úroveň *L*, čímž se změní úroveň na výstupu členu *A* na úroveň *H*. Nyní dochází k vybíjení kondenzátoru *C1* a po době $2RC$ se napětí zmenší pod 1,4 V a obvod se opět překlápí. Hodnota rezistoru *R1* se musí pohybovat v rozmezí 160 až 250 Ω. Jiný typ oscilátoru je uveden na obr. 60.



Obr. 61: Astabilní KO sestavený ze dvou invertorů